Marmara Üniversitesi
Marmara Üniversitesi Eğitim-Öğretim Bilgi Sistemi

Programlar Hakkında Bilgi

Lisans - Mühendislik Fakültesi - Bilgisayar Mühendisliği (İngilizce)

Müfredat Adı Ders Kodu Ders Adı Ders Türü Dönem AKTS Teorik Uygulama
Bilgisayar Mühendisliği (İngilizce) - 2015 CSE3015 Digital Logic Design Zorunlu 5 7,00 3 2

Dersin İçeriği

Dersin Amacı

Bu dersin amacı lojik devre tasarım ve ilkelerini tanıtmaktır. Dersi geçen öğrencilerin, kombinasyonal ve ardışıl devrelerin analizini ve tasarımını verimli bir şekilde yapmaları hedeflenmektedir.

Öğrenim Türü

-

Dersin İçeriği

Sayısal sistemler. Boole cebiri. Kombinasyonel mantık tasarımı. Ardışıl mantık tasarımı. Mantık tasarımında iyileştirme. FSM ve HLSM. Veriyolu bileşenlerinin tasarımı. Sayaç-aktarım seviyesinde tasarım.

Planlanan Öğrenme Aktiviteleri ve Metodları

Teorik dersler, laboratuvar ve uygulama saatleri, projeler.

Staj Durumu

Yok

Dersin Sunulduğu Dil

İngilizce

Ders Kitabı / Malzemesi / Önerilen Kaynaklar

Nelson P. V., Agle H.T., Carroll D B., Irwin J. D., 1995; Digital Logic Circuit Analysis and Design, Prentice Hall, New Jersey

Dersin Web Sayfası

-

Öğrenme Çıktıları

  • Boole cebrinin teorem ve özelliklerini kullanarak lojik ifadeler üzerinde işlemler yapabilme ve bu ifadeleri basitleştirebilmek.
  • Kombinasyonel devre çözümünü ve tasarımını yapabilmek.
  • Lojik fonksiyonların Karnaugh diyagramları ile gerçekleyebilmek; Bu işlemleri tümüyle tanımlanmamış (belirsiz girişlere sahip) fonksiyonlar üzerinde de yapabilmek.
  • Ardışıl devre çözümünü ve tasarımını yapabilmek.
  • Verilog donanım tanımlama dili ile RTL seviyesinde sayısal lojik tasarımı yapabilmek.
  • Belirli kısıtlar altında verilog ve logism kullanarak veriyolu bileşenlerinin lojik tasarımını yapabilmek.

Haftalık Ayrıntılı Ders İçeriği

Hafta Teorik
1 Giriş: Sayısal sistemlerin genel özellikleri
2 Boole Cebrinin Temelleri
3 Kombinasyonal Mantık Tasarımı
4 Kombinasyonal Mantık Tasarımı
5 Kombinasyonal Mantık Tasarım - İyileştirmeler ve Ödünleşim
6 Ardışıl Mantık Tasarımı
7 Ardışıl Mantık Tasarımı
8 Arasınav
9 Ardışıl Mantık Tasarımı
10 FSM tasarımı
11 Veriyolu Bileşenleri
12 Veriyolu Bileşenleri
13 Basit bir veriyolu tasarımı
14 Sayaç-Aktarım Seviyesinde Tasarım
15 Sayaç-Aktarım Seviyesinde Tasarım
16 uygulama, özür sınavı
17 Final sınavı

Değerlendirme

Değerlendirme Değer
Yarıyıl (Yıl) İçi Etkinlikleri 60
Yarıyıl (Yıl) Sonu Etkinlikleri 40
Yarıyıl (Yıl) Sonu Etkinlikleri Değer
Final Sınavı 100

Öğrenci İş Yükü Hesabı

Etkinlikler Sayısı Süresi (saat) Toplam İş Yükü (saat)
Ders Öncesi/Sonrası Bireysel Çalışma 14 1 14
Proje ve Hazırlığı 3 15 45
Ödev ve Hazırlığı 0 0 0
Laboratuvar ve Hazırlığı 14 1 14
Atölye ve Hazırlığı 0 0 0
Sunum ve Hazırlığı 0 0 0
Seminer ve Hazırlığı 0 0 0
Demo ve Hazırlığı 1 4 4
Araştırma ve Hazırlığı 0 0 0
Rapor ve Hazırlığı 1 5 5
Arasınav ve Hazırlığı 1 7 7
Kısa Sınav ve Hazırlığı 3 2 6
Final ve Hazırlığı 1 10 10
Teorik Ders Saati 14 3 42
Uygulama Ders Saati 14 2 28

Program ve Öğrenme Çıktıları İlişkisi

ÖÇ1
ÖÇ2
ÖÇ3
ÖÇ4
ÖÇ5
ÖÇ6