Marmara Üniversitesi
Marmara Üniversitesi Eğitim-Öğretim Bilgi Sistemi

Programlar Hakkında Bilgi

Lisans - Teknoloji Fakültesi - Elektrik-Elektronik Mühendisliği

Müfredat Adı Ders Kodu Ders Adı Ders Türü Dönem AKTS Teorik Uygulama
Elektrik-Elektronik Mühendisliği - 2014 ELM3047 İleri Sayısal Tasarım Seçmeli 5 4,00 2 2

Dersin İçeriği

Dersin Amacı

1) VHDL donanım tanımlama dillerinden birini öğrenmek. 2) Projeye tasarım ve simülasyon kaynaklarının ve kısıt dosyasının nasıl ekleneceğini öğrenir. 3) Sayısal sistemlerin benzetimini yaparak; hata ayıklama işlemlerini gerçekleştirir. 4) Karmaşık sayısal devreleri sentezler. 5) Tasarladığı uygulamaya ait bit dosyasını FPGA üzerine gömer.

Öğrenim Türü

-

Dersin İçeriği

Bu ders VHDL donanım tanımlama dillerinden birini kullanılarak (bu derste VHDL tercih edilmiştir) FPGA ler için üstten aşağı tasarım metodolojisini kapsamaktadır. Ders boyunca gerçekleştirilen çeşitli uygulamaların tasarım, modelleme, benzetim ve sentezleme aşamalarında, Xilinx Vivado ortamı kullanılmaktadır. Xilinx ( Digilent Nexys 4 DDR Artix-7) FPGA mimarisi ve tasarım yöntemleri ders boyunca incelenmiştir.

Planlanan Öğrenme Aktiviteleri ve Metodları

1)Anlatım Yöntemi, 2)Gösterip Yaptırma Yöntemi, 3)Laboratuar yöntemi, Uygulama saatlerinde öğrenciler Vivado sayısal tasarım ortamında bilgisayar başında VHDL dilinde verilen örnekler ile ilgili kodu oluşturup; denemeler yaparlar. Xilinx University Program (XUP) sayfasında yer olan uygulamaların tüm işlem basamakları adım adım gerçekleştirilip; benzetim sonuçları ile doğrulanır.

Staj Durumu

Yok

Dersin Sunulduğu Dil

Türkçe

Ders Kitabı / Malzemesi / Önerilen Kaynaklar

1) VHDL ve Verilog ile Sayısal Tasarım Xilinx Vivado ile FPGA Uygulamaları Destekli, Burak Kelleci (Seçkin Yayıncılık) 2) VHDL İle Sayısal Tasarım Ve FPGA Uygulamaları, Mehmet Ali ÇAVUŞLU, Mehmet Muzaffer KÖSTEN (KODLAB) 3) Course materials supplied by Xilinx University Program (https://www.xilinx.com/support/university.html) 4) Fundamentals of Digital Logic with VHDL Design by S. Brown and Z. Vranesic, Third edition, McGraw Hill, 2009. 5) Digital Design Using Digilent FPGA Boards, 3/e, LBE Books, 2014 6) Digital Design and Computer Architecture, 3/e, Harris, Morgan Kaufmann, 2015

Dersin Web Sayfası

yok

Öğrenme Çıktıları

  • Vivado tabanlı sayısal devre tasarım ve sentezinde VHDL dilini kullanmayı öğrenir.
  • Test bench dosyası oluşturarak, uygulamanın benzetimini gerçekleştirir.
  • Nexys 4 DDR Artix-7 geliştirme kartına uygun bir pin atama dosyası oluşturur.
  • Farklı modelleme yöntemlerini kullanmayı öğrenir.
  • Verilen uygulamaya ait tüm bileşenleri oluşturup; sistemi programlayabilir.

Haftalık Ayrıntılı Ders İçeriği

Hafta Teorik
1 Programlanabilir Mantık Elemanlarına genel bir bakış, CPLD ve FPGA ler, FPGA mimarisi
2 FPGA Tabanlı sayısal tasarıma giriş
3 Donanım tanımlama dilleri: Verilog ve VHDL
4 VHDL diline giriş
5 Xilinx Vivado ile sayısal tasarıma giriş
6 Modelleme, benzetim ve sentezleme araçları
7 Proje oluşturma, kaynak dosyası ekleme
8 Ara Sınav Haftası
9 Ayrıntılandırma ve benzetim
10 Zamanlama (test bench)
11 Modelleme yöntemleri: Veriakışı, yapısal ve davranışsal yöntemler
12 kombinasyonel mantik devreleri
13 senkron devreler, mandallar, flip-flop ve sayıcılar
14 Sonlu durum makinaları
15 Proje sunumları, örnek uygulamalar: kayan ışık, yedi parçalı gösterge vb
16 Ders Çalışma Haftası
17 Yarı Yıl Sonu Sınavı

Değerlendirme

Değerlendirme Değer
Yarıyıl (Yıl) İçi Etkinlikleri 50
Yarıyıl (Yıl) Sonu Etkinlikleri 50
Yarıyıl (Yıl) Sonu Etkinlikleri Değer
Final Sınavı 100

Öğrenci İş Yükü Hesabı

Etkinlikler Sayısı Süresi (saat) Toplam İş Yükü (saat)
Ders Öncesi/Sonrası Bireysel Çalışma 14 1 14
Proje ve Hazırlığı 1 10 10
Ödev ve Hazırlığı 0 0 0
Laboratuvar ve Hazırlığı 14 1 14
Atölye ve Hazırlığı 0 0 0
Sunum ve Hazırlığı 1 2 2
Seminer ve Hazırlığı 0 0 0
Demo ve Hazırlığı 0 0 0
Araştırma ve Hazırlığı 0 0 0
Rapor ve Hazırlığı 0 0 0
Arasınav ve Hazırlığı 1 30 30
Kısa Sınav ve Hazırlığı 0 0 0
Final ve Hazırlığı 1 30 30
Teorik Ders Saati 0 0 0
Uygulama Ders Saati 0 0 0

Program ve Öğrenme Çıktıları İlişkisi

ÖÇ1
ÖÇ2
ÖÇ3
ÖÇ4
ÖÇ5