Marmara Üniversitesi
Marmara Üniversitesi Eğitim-Öğretim Bilgi Sistemi

Programlar Hakkında Bilgi

Lisans - Mühendislik Fakültesi - Bilgisayar Mühendisliği (İngilizce)

Müfredat Adı Ders Kodu Ders Adı Ders Türü Dönem AKTS Teorik Uygulama
Bilgisayar Mühendisliği (İngilizce) - 2015 CSE4117 Microprocessors Zorunlu 7 6,00 3 2

Dersin İçeriği

Dersin Amacı

Öğrencilere basit bir mikrobilgisayar platformu dizayn ettirmek ve bu dizaynı verilog kullanarak FPGA üzerinde gerçeklemek.

Öğrenim Türü

-

Dersin İçeriği

- Basit bir instruction set dizayn etme ve bu instruction set için assembler yazma. - Bu instruction seti çalıştıracak bir CPU'nun hardware'ini LOGISIM üzerinde tasarlama. - Bu CPU ile beraber çalışacak I/0 device'ları gerekli polling ve interrupt-driven arayüzlerle LOGISIM üzerinde tasarlamak ve CPU'ya bağlamak. - VERILOG'a giriş. - LOGISIM'de dizayn edilmiş olan hardware'i VERILOG kullanarak FPGA'ya aktarmak. - PS/2 keyboarddan input almak. - Wishbone bus, memory arbiter ve SDRAM'a giriş. - VGA interface'i vasıtasıyla monitorden görüntü almak.

Planlanan Öğrenme Aktiviteleri ve Metodları

Ders Notları, 2 LOGISIM ödevi, 3 VERILOG ödevi.

Staj Durumu

Yok

Dersin Sunulduğu Dil

İngilizce

Ders Kitabı / Malzemesi / Önerilen Kaynaklar

Intel software architecture reference manuals Understanding the Linux Kernel, D. Bovet and M. Cessati, 3rd. ed., O'Reilly

Dersin Web Sayfası

-

Öğrenme Çıktıları

  • CPU dizayn etmesini ve assembler yazmasını öğrenir.
  • Polling ve interrupt kullanan I/O device'lar dizayn etmesini öğrenir.
  • Logisim öğrenir. Verilog öğrenir. FPGA programlamayı öğrenir.
  • PS/2 keyboard ve VGA monitörü dizayn ettiği FPGA devresine bağlamayı öğrenir.
  • Wishbone bus, memory arbiter ve SDRAM kullanımına giriş yapar.

Haftalık Ayrıntılı Ders İçeriği

Hafta Teorik
1 Dijital dizayn konseptlerinin gözden geçirilmesi.
2 CPU için instruction set
3 Assembler yazmak.
4 CPU donanım dizaynı: LDI, LD, ST, JZ, JMP, ALU instructionları.
5 CPU donanım dizaynı: PUSH, POP, CALL, RET instructionları
6 Temel giriş-çıkış devreleri. Adres dekoding.
7 polling
8 Ara Sınav
9 Interruptlar-1
10 Interruptlar-2
11 Verilog ve FPGA'lara giriş
12 CPU dizaynını verilog'a taşıma.
13 PS/2 keyboard, FIFO buffer ve VGA monitör
14 SDRAM
15 WISHBONE bus
16 Memory arbiters
17 Yarı Yıl Sonu Sınavı

Değerlendirme

Değerlendirme Değer
Yarıyıl (Yıl) İçi Etkinlikleri 60
Yarıyıl (Yıl) Sonu Etkinlikleri 40
Yarıyıl (Yıl) Sonu Etkinlikleri Değer
Final Sınavı 100

Öğrenci İş Yükü Hesabı

Etkinlikler Sayısı Süresi (saat) Toplam İş Yükü (saat)
Ders Öncesi/Sonrası Bireysel Çalışma 14 2 28
Proje ve Hazırlığı 0 0 0
Ödev ve Hazırlığı 5 15 75
Laboratuvar ve Hazırlığı 0 0 0
Atölye ve Hazırlığı 0 0 0
Sunum ve Hazırlığı 0 0 0
Seminer ve Hazırlığı 0 0 0
Demo ve Hazırlığı 0 0 0
Araştırma ve Hazırlığı 0 0 0
Rapor ve Hazırlığı 0 0 0
Arasınav ve Hazırlığı 1 25 25
Kısa Sınav ve Hazırlığı 0 0 0
Final ve Hazırlığı 1 30 30
Teorik Ders Saati 0 0 0
Uygulama Ders Saati 0 0 0

Program ve Öğrenme Çıktıları İlişkisi

ÖÇ1
ÖÇ2
ÖÇ3
ÖÇ4
ÖÇ5