Marmara Üniversitesi
Marmara Üniversitesi Eğitim-Öğretim Bilgi Sistemi

Programlar Hakkında Bilgi

Önlisans - Teknik Bilimler Meslek Yüksekokulu - Kontrol ve Otomasyon Teknolojisi

Müfredat Adı Ders Kodu Ders Adı Ders Türü Dönem AKTS Teorik Uygulama
Kontrol ve Otomasyon Teknolojisi - Önlisans - 2014 ELY1008 Sayısal Devre Tasarımı Zorunlu 2 4,00 2 1

Dersin İçeriği

Dersin Amacı

Çeşitli mantık kapılarını kullanarak devre tasarımı yapmak, Çeşitli Flip-Flop’ları kullanarak devre tasarımı yapmak,Çeşitli tümleşik devre elemanı kullanarak devre tasarımı yapmak, FPGA programlama ile devre tasarımı yapmak

Öğrenim Türü

-

Dersin İçeriği

Ardışıl Devre Temelleri, Flip flop Kullanarak Devre Tasarımı ve Frekans Bölücü Devresi, Binary ve BCD Asenkron İleri Geri Sayıcı devreleri, Entegre Devre Sayıcılar , Senkron İleri,Geri,Karışık Sayıcı Tasarımı, Durum Tablosu ve Durum Diyagramı, Sonlu Durum Makineleri, VHDL Programlama Dili , FPGA programlama, Kaydediciler , Dijital-analog ve analog – dijital çeviriciler

Planlanan Öğrenme Aktiviteleri ve Metodları

Anlatım Yöntemi, Soru-Cevap Yöntemi, Gösteri Yöntemi, Laboratuar Yöntemi

Staj Durumu

Yok

Dersin Sunulduğu Dil

Türkçe

Ders Kitabı / Malzemesi / Önerilen Kaynaklar

Digital_Fundamentals_11ed_by_Thomas_L.Floyd Dijital Elektronik (Mustafa Yağımlı-Feyzi Akar ) Lojik Devre Tasarımı Dijital Elektronik (Engin TEKİN)

Dersin Web Sayfası

-

Öğrenme Çıktıları

  • Çeşitli mantık kapılarını kullanarak devre tasarımı yapar
  • Çeşitli Flip-Flop’ları kullanarak devre tasarımı yapar
  • Çeşitli tümleşik devre elemanı kullanarak devre tasarımı yapmak
  • VHDL dilini kullanarak yazılım yapar
  • FPGA programlamayı öğrenir

Haftalık Ayrıntılı Ders İçeriği

Hafta Teorik
1 Flip flop Kullanarak Devre Tasarımı ve Frekans Bölücü Devresi
2 Asenkron İleri Sayıcı devreleri Binary ve BCD
3 Asenkron İleri Geri Sayıcı Devreleri
4 Senkron Sayıcı Tasarımı
5 Senkron Sayıcı Tasarımı
6 Kaydediciler
7 Durum Tablosu ve Durum Diyagramı
8 Ara Sınav Haftası
9 Durum Tablosu ve Durum Diyagramı
10 Durum Tablosu ve Durum Diyagramı
11 VHDL programlama dili
12 FPGA programlama
13 FPGA ile devre tasarımı (Simülasyon)
14 FPGA ile devre tasarımı (Simülasyon)
15 FPGA ile devre tasarımı (Simülasyon)
16 Ders Çalışma Haftası
17 Yarı Yıl Sonu Sınavı

Değerlendirme

Değerlendirme Değer
Yarıyıl (Yıl) İçi Etkinlikleri 40
Yarıyıl (Yıl) Sonu Etkinlikleri 60
Yarıyıl (Yıl) Sonu Etkinlikleri Değer
Final Sınavı 100

Öğrenci İş Yükü Hesabı

Etkinlikler Sayısı Süresi (saat) Toplam İş Yükü (saat)
Ders Öncesi/Sonrası Bireysel Çalışma 14 3 42
Proje ve Hazırlığı 3 3 9
Ödev ve Hazırlığı 3 3 9
Laboratuvar ve Hazırlığı 10 2 20
Atölye ve Hazırlığı 0 0 0
Sunum ve Hazırlığı 0 0 0
Seminer ve Hazırlığı 0 0 0
Demo ve Hazırlığı 0 0 0
Araştırma ve Hazırlığı 0 0 0
Rapor ve Hazırlığı 0 0 0
Arasınav ve Hazırlığı 1 10 10
Kısa Sınav ve Hazırlığı 0 0 0
Final ve Hazırlığı 1 10 10
Teorik Ders Saati 0 0 0
Uygulama Ders Saati 0 0 0

Program ve Öğrenme Çıktıları İlişkisi

ÖÇ1
ÖÇ2
ÖÇ3
ÖÇ4
ÖÇ5