| Müfredat Adı | Ders Kodu | Ders Adı | Ders Türü | Dönem | AKTS | Teorik | Uygulama |
| Elektrik-Elektronik Mühendisliği - 2014 | ELM2005 | Sayısal Tasarım | Zorunlu | 3 | 6,00 | 3 | 2 |
Marmara Üniversitesi
Marmara Üniversitesi Eğitim-Öğretim Bilgi Sistemi
Programlar Hakkında Bilgi
Lisans - Teknoloji Fakültesi - Elektrik-Elektronik Mühendisliği
Dersin İçeriği
Dersin Amacı
Bu dersin amacı lojik kapılar, birleşik ,ardışıl ve programlanabilir lojik devre elemanları kullanılarak devre tasarımının öğretilmesi ve mikroişlemcilerin ve mikrodenetleyicilerin iç yapısı(aritmetik lojik birimi, register, sayaç vb) hakkında genel bilginin sunulmasıdır.
Öğrenim Türü
-
Dersin İçeriği
Boolean cebrinin ve lojik fonksiyonların tanımı, Boolean cebri ve Karnough haritaları kullanılarak lojik fonksiyonları sadeleştirme, programlanabilir ve birleşik lojik devreler kullanarak sayısal sistem tasarımı, flip floplar, kaydediciler ve ardışıl devreler kullanarak senkron ve asenkron cihaz tasarımı.
Planlanan Öğrenme Aktiviteleri ve Metodları
Anlatım/sunum, problem çözme, laboratuvar, proje, ödev vb.
Staj Durumu
Yok
Dersin Sunulduğu Dil
Türkçe
Ders Kitabı / Malzemesi / Önerilen Kaynaklar
Floyd T.L. Digital Fundementals Prentice Hall, Inc, 4th Edition 1991 Tocci R.J., Digital Systems,Prentice Hall, Inc, 5th Edition 1997 Mano, M. Morris. Digital design. EBSCO Publishing, Inc., 2002.
Dersin Web Sayfası
-
Öğrenme Çıktıları
- Boolean Cebri ve lojik fonksiyonları nümerik, cebirsel ve görsel olarak ifade edebileceklerdir.
- Birleşik ve ardışıl devre elemanları ile tasarım yapabilecekler ve tasarlanmış olan sistemi analiz edebileceklardir.
- Sayısal devre tasarımı ve analizi konularında bilgi sahibi olurlar
- Mikrodenetleyici ve mikroişlemcilerin temel yapılarını anlayabileceklerdir.
- FPGA vb programlanabilir sistemler hakkında temel bilgi ve becerilere sahip olacaklardır.
Haftalık Ayrıntılı Ders İçeriği
| Hafta | Teorik |
|---|---|
| 1 | Dijital Sistemleri Tanıtım ve Özellikleri,Sayı Sistemleri, Binary Aritmetik Boolean Cebri |
| 2 | Lojik Kapılar, Karnaugh Haritaları, MEV yöntemleri ile lojik fonksiyonların sadeleştirilmesi |
| 3 | lojik fonksiyonların sadeleştirilmesi(devam), Lojik Devre Tasarım Uygulamaları |
| 4 | Decoder-Encoder,Multiplexer- Demultiplexer |
| 5 | Multiplexer- Demultiplexer ile Lojik Devre Tasarımları, Kod Dönüştürücü Tasarımı |
| 6 | Toplayıcı-Çıkarıcı-Karşılaştırıcı |
| 7 | Flip- Flops NAND gate latch, NOR gate latch |
| 8 | Ara Sınav Haftası |
| 9 | Clock sinyalleri ve FF's, SR, JK Flip- Flops |
| 10 | D,T, master/slave Flip-Flops, Flip- Flop uygulamaları |
| 11 | Asynchronous sayıcı. Senkron aşağı yukarı sayıcı |
| 12 | Sayıcı uygulamaları, Shift registers |
| 13 | Programlanabilir lojik devrelere giriş |
| 14 | Programlanabilir lojik devreler ile tasarım uygulamaları |
| 15 | Programlanabilir lojik devreler ile tasarım uygulamaları(devam) |
| 16 | Ders Çalışma Haftası |
| 17 | Yarı Yıl Sonu Sınavı |
Değerlendirme
| Değerlendirme | Değer |
|---|---|
| Yarıyıl (Yıl) İçi Etkinlikleri | 50 |
| Yarıyıl (Yıl) Sonu Etkinlikleri | 50 |
| Yarıyıl (Yıl) Sonu Etkinlikleri | Değer |
| Final Sınavı | 100 |
Öğrenci İş Yükü Hesabı
| Etkinlikler | Sayısı | Süresi (saat) | Toplam İş Yükü (saat) |
|---|---|---|---|
| Ders Öncesi/Sonrası Bireysel Çalışma | 1 | 20 | 20 |
| Proje ve Hazırlığı | 1 | 35 | 35 |
| Ödev ve Hazırlığı | 2 | 15 | 30 |
| Laboratuvar ve Hazırlığı | 12 | 1 | 12 |
| Atölye ve Hazırlığı | 0 | 0 | 0 |
| Sunum ve Hazırlığı | 1 | 2 | 2 |
| Seminer ve Hazırlığı | 0 | 0 | 0 |
| Demo ve Hazırlığı | 1 | 2 | 2 |
| Araştırma ve Hazırlığı | 12 | 1 | 12 |
| Rapor ve Hazırlığı | 6 | 2 | 12 |
| Arasınav ve Hazırlığı | 1 | 10 | 10 |
| Kısa Sınav ve Hazırlığı | 0 | 0 | 0 |
| Final ve Hazırlığı | 1 | 20 | 20 |
| Teorik Ders Saati | 0 | 0 | 0 |
| Uygulama Ders Saati | 0 | 0 | 0 |
Program ve Öğrenme Çıktıları İlişkisi
| ÖÇ1 | ||||||||||||
| ÖÇ2 | ||||||||||||
| ÖÇ3 | ||||||||||||
| ÖÇ4 | ||||||||||||
| ÖÇ5 |